MẠCH TUẦN TỰ
Trong chương trước, chúng ta đã khảo sát các loại mạch tổ hợp, đó là các mạch mà ngã ra của nó chỉ phụ thuộc vào các biến ở ngã vào mà không phụ thuộc vào trạng thái trước đó của mạch. Nói cách khác, đây là loại mạch không có khả năng nhớ, ...
Trong chương trước, chúng ta đã khảo sát các loại mạch tổ hợp, đó là các mạch mà ngã ra của nó chỉ phụ thuộc vào các biến ở ngã vào mà không phụ thuộc vào trạng thái trước đó của mạch. Nói cách khác, đây là loại mạch không có khả năng nhớ, một chức năng quan trọng trong các hệ thống logic.
Chương này sẽ bàn về loại mạch thứ hai: mạch tuần tự.
- Mạch tuần tự là mạch có trạng thái ngã ra không những phụ thuộc vào tổ hợp các ngã vào mà còn phụ thuộc trạng thái ngã ra trước đó. Ta nói mạch tuần tự có tính nhớ. Ngã ra Q+ của mạch tuần tự là hàm logic của các biến ngã vào A, B, C . . . . và ngã ra Q trước đó.
Q+ = f(Q,A,B,C . . .)
- Mạch tuần tự vận hành dưới tác động của xung đồng hồ và được chia làm 2 loại: Đồng bộ và Không đồng bộ. Ở mạch đồng bộ, các phần tử của mạch chịu tác động đồng thời của xung đồng hồ (CK) và ở mạch không đồng bộ thì không có điều kiện này.
Phần tử cơ bản cấu thành mạch tuần tự là các flipflop
FLIP FLOP
Mạch flipflop (FF) là mạch dao động đa hài lưỡng ổn tức mạch tạo ra sóng vuông và có hai trạng thái ổn định. Trạng thái của FF chỉ thay đổi khi có xung đồng hồ tác động.
Một FF thường có:
- Một hoặc hai ngã vào dữ liệu, một ngã vào xung CK và có thể có các ngã vào với các chức năng khác.
- Hai ngã ra, thường được ký hiệu là Q (ngã ra chính) và Q__ size 12{ { size 24{Q} } cSup { size 8{"__"} } } {} (ngã ra phụ). Người ta thường dùng trạng thái của ngã ra chính để chỉ trạng thái của FF. Nếu hai ngã ra có trạng thái giống nhau ta nói FF ở trạng thái cấm.
Flipflop có thể được tạo nên từ mạch chốt (latch)
Điểm khác biệt giữa một mạch chốt và một FF là: FF chịu tác động của xung đồng hồ còn mạch chốt thì không.
Người ta gọi tên các FF khác nhau bằng cách dựa vào tên các ngã vào dữ liệu của chúng.
Chốt RS
Chốt RS tác động mức cao:
(H 5.1) là chốt RS có các ngã vào R và S tác động mức cao.
(H 5.1)
Các trạng thái logic của mạch cho ở bảng 5.1:
(Đối với mạch chốt vì không có tác động của xung đồng hồ nên ta có thể hiểu trạng thái trước là trạng thái giả sử, còn trạng thái sau là trạng thái khi mạch ổn định).
Bảng 5.1 Bảng 5.2
Từ Bảng 5.1 thu gọn lại thành Bảng 5.2 và tính chất của chốt RS tác động mức cao được tóm tắt như sau:
- Khi R=S=0 (cả 2 ngã vào đều không tác động), ngã ra không đổi trạng thái.
- Khi R=0 và S=1 (ngã vào S tác động), chốt được Set (tức đặt Q+=1).
- Khi R=1 và S=0 (ngã vào R tác động), chốt được Reset (tức đặt lại Q+=0).
- Khi R=S=1 (cả 2 ngã vào đều tác động), chốt rơi vào trạng thái cấm
Chốt RS tác động mức thấp:
(H 5.2) là chốt RS có các ngã vào R và S tác động mức thấp. Các trạng thái logic cho bởi Bảng 5.3
(H 5.2) Bảng 5.3
Để có chốt RS tác động mức cao dùng cổng NAND, người ta thêm vào 2 cổng đảo ở các ngã vào của mạch (H 5.2)
(H 5.3)
(H 5.4a) là ký hiệu chốt RS tác động cao và (H 5.4b) là chốt RS tác động thấp.
(a) (b)
(H 5.4)
Flip Flop RS
Trong các phần dưới đây, ta luôn sử dụng chốt RS tác động mức cao dùng cổng NAND. Khi thêm ngã vào xung CK cho chốt RS ta được FF RS . (H 5.5a) là FF RS có các ngã vào R, S và xung đồng hồ CK đều tác động mức cao.
(a) (H 5.5) (b)
Hoạt động của FF (H 5.5a) cho bởi Bảng sự thật: (Bảng 5.4)
Bảng 5.4
Để có FF RS có xung đồng hồ tác động thấp chỉ cần thêm một cổng đảo cho ngã vào CK (H 5.5b). Ta có bảng sự thật giống Bảng 5.4, trừ ngã vào CK phải đảo lại
Flipflop RS có ngã vào Preset và Clear:
Tính chất của FF là có trạng thái ngã ra bất kỳ khi mở máy. Trong nhiều trường hợp, có thể cần đặt trước ngã ra Q=1 hoặc Q=0, muốn thế, người ta thêm vào FF các ngã vào Preset (đặt trước Q=1) và Clear (Xóa Q=0), mạch có dạng (H 5.6a) và (H 5.6b) là ký hiệu của FF RS có ngã vào Preset và Clear tác động mức thấp.
(a) (H 5.6) (b)
Thay 2 cổng NAND cuối bằng hai cổng NAND 3 ngã vào, ta được FF RS có ngã vào Preset (Pr) và Clear (Cl).
- Khi ngã Pr xuống thấp (tác động) và ngã Cl lên cao ngã ra Q lên cao bất chấp các ngã vào còn lại.
- Khi ngã Cl xuống thấp (tác động) và ngã Pr lên cao ngã ra Q xuống thấp bất chấp các ngã vào còn lại.
- Ngoài ra 2 ngã vào Pr và Cl còn được đưa về 2 ngã vào một cổng AND, nơi đưa tín hiệu CK vào, mục đích của việc làm này là khi một trong 2 ngã vào Pr hoặc Cl tác động thì mức thấp của tín hiệu này sẽ khóa cổng AND này, vô hiệu hóa tác dụng của xung CK.
Bảng sự thật của FF RS có Preset và Clear (tác động thấp) cho ở bảng 5.5
Bảng 5.5
Lưu ý: Trên bảng 5.5, dòng thứ nhất tương ứng với trạng thái cấm vì hai ngã vào Pr và Cl đồng thời ở mức tác động, 2 cổng NAND cuối cùng đều đóng, nên Q+=Q=1.
Flipflop RS chủ tớ:
Kết nối thành chuỗi hai FF RS với hai ngã vào xung CK của hai FF có mức tác động trái ngược nhau, ta được FF chủ tớ (H 5.7).
(H 5.7)
Hoạt động của FF được giải thích như sau:
- Do CKS của tầng tớ là đảo của CKM = CK của tầng chủ nên khi CK=1, tầng chủ giao hoán thì tầng tớ ngưng. Trong khoảng thời gian này, dữ liệu từ ngã vào R và S được đưa ra và ổn định ở ngã ra R’ và S’ của tầng chủ, tại thời điểm xung CK xuống thấp, R’ và S’ được truyền đến ngã ra Q và Q__ size 12{ { size 24{Q} } cSup { size 8{"__"} } } {} (H 5.8)
(H 5.8)
- Đối với trường hợp R = S =1 khi CK=1 thì R’= S’ =1, nhưng khi CK xuống thấp thì một trong hai ngã ra này xuống thấp, do đó mạch thoát khỏi trạng thái cấm, nhưng S’ hay R’ xuống thấp trước thì không đoán trước được nên mạch rơi vào trạng thái bất định, nghĩa là Q+ có thể =1 có thể =0, nhưng khác với Q__ size 12{ { size 24{Q} } cSup { size 8{"__"} } } {}+. Ta có bảng sự thật:
Bảng 5.6
Tóm lại, FF RS chủ tớ đã thoát khỏi trạng thái cấm nhưng vẫn rơi vào trạng thái bất định, đồng thời ta được FF có ngã vào xung đồng hồ tác động bởi cạnh xuống của tín hiệu CK.
Để có FF RS có ngã vào xung đồng hồ tác động bởi cạnh lên của tín hiệu CK ta có thể dời cổng NOT đến ngã vào FF chủ và cho tín hiệu CK vào thẳng FF tớ.
Mặc dù thoát khỏi trạng thái cấm nhưng FF RS chủ tớ vẫn còn trạng thái bất định nên người ta ít sử dụng FF RS trong trường hợp R=S.
Flipflop JK
FF JK được tạo ra từ FF RS theo sơ đồ như (H 5.9a).
(a) (b)
(H 5.9)
(H 5.9b) là ký hiệu FF JK có ngã vào Pr và Cl tác động thấp.
Bảng sự thật 5.7 (Để đơn giản, ta bỏ qua các ngã vào Pr và Cl)
Bảng 5.8 là bảng rút gọn, suy ra từ bảng 5.7
Kết quả từ bảng 5.8 cho thấy:
FF JK đã thoát khỏi trạng thái cấm và thay vào đó là trạng thái đảo (khi J=K=1 thì Q+=
). Người ta lợi dụng trạng thái đảo này để thiết kế mạch đếm
FlipFlop D
Thiết kế từ FF RS (hoặc JK) bằng cách nối một cổng đảo từ S qua R (hoặc từ J qua K). Dữ liệu được đưa vào ngã S (J) mà bây giờ gọi là ngã vào D (H 5.10a&b) và bảng 5.9 cho thấy các trạng thái của FF, cụ thể là mỗi khi có xung CK tác động dữ liệu từ ngã vào sẽ xuất hiện ở ngã ra.
(a) (b) (c)
(H 5.10)
Bảng 5.9 Bảng 5.10
FlipFlop T
Nối chung hai ngã vào J và K của FF JK ta được FF T (H 5.10c). Tính chất của FF T thể hiện trong bảng sự thật 5.10:
- Khi T=0, FF không đổi trạng thái dù có tác động của CK.
- Khi T=1, FF đổi trạng thái mỗi lần có xung CK tác động.
Mạch chốt D
Mạch chốt D hoạt động giống FF D, chỉ khác ở điểm ngã vào xung đồng hồ CK được thay bằng ngã vào cho phép G, và tác động bằng mức chứ không bằng cạnh (H
5.11) và Bảng 5.11.
(H 5.11) Bảng 5.11
