Cộng hai số nhị phân nhiều bit
Cộng nối tiếp Trong cách cộng nối tiếp, người ta dùng các ghi dịch để chuyển các bit vào một mạch cộng toàn phần duy nhất, số nhớ từ ngã ra C n được làm trễ một bit nhờ FF D và đưa vào ngã vào C n-1 . Như vậy tốc độ của ...
Cộng nối tiếp
Trong cách cộng nối tiếp, người ta dùng các ghi dịch để chuyển các bit vào một mạch cộng toàn phần duy nhất, số nhớ từ ngã ra Cn được làm trễ một bit nhờ FF D và đưa vào ngã vào Cn-1. Như vậy tốc độ của phép cộng tùy thuộc vào tần số xung CK và số bit phải thực hiện.
(H 6.5)
Cộng song song
Trong cách cộng song song, các bit được đưa đồng thời vào các mạch cộng toàn phần và số nhớ của kết quả ở bit thấp được đưa lên bit cao hơn (H 6.6).
(H 6.6)
Chính vì phải chờ số nhớ mà tốc độ cộng còn hạn chế. Muốn nâng tốc độ cộng lên, người ta thực hiện phép cộng song song định trước số nhớ.
Mạch cộng song song định trước số nhớ
Để tăng tốc độ của mạch cộng song song, người ta tạo trước các số nhớ để đưa đồng thời vào mạch cộng
Từ biểu thức xác định số nhớ
Đặt Pn = AnBn và Gn = An Bn
Ta xác định được C1, C2, C3 .... như sau:
(H 6.7)
Nhận thấy thời gian tính số nhớ giống nhau ở các tầng và bằng t1+t2 . t1 là thời gian truyền đồng thời qua các cổng AND và t2 là thời gian truyền qua cổng OR.
Sơ đồ khối mạch cộng song song định trước số nhớ:
(H 6.8)
Trên thị trường hiện có IC 7483 (tương đương 4008 của CMOS) là IC cộng 4 bit theo kiểu định trước số nhớ.
Cộng hai số BCD
Trên thị trường có các IC cộng số nhị phân, trong lúc trên thực tế nhiều khi chúng ta cần cộng các số BCD để cho kết quả là số BCD.
Chúng ta tìm cách dùng IC 7483 (4008) để cộng hai số BCD
Hai số BCD có trị từ 010 đến 910 khi cộng lại cho kết quả từ 010 đến 1810. Để đọc được kết quả dạng BCD ta phải hiệu chỉnh kết quả có được từ mạch cộng nhị phân.
Dưới đây là kết quả tương đương giữa 3 loại mã: thập phân, nhị phân và BCD
Nhận thấy:
- Khi kết quả <10 mã nhị phân và BCD hoàn toàn giống nhau
- Khi kết quả ≥10 để có được mã BCD ta phải cộng thêm 6 cho mã nhị phân
Để giải quyết vấn đề hiệu chỉnh này trước tiên ta sẽ thực hiện một mạch phát hiện kết quả trung gian của mạch cộng hai số nhị phân 4 bit. Mạch này nhận vào kết quả trung gian của phép cộng 2 số nhị phân 4 bit và cho ở ngã ra Y = 1 khi kết quả này ≥10, ngược lại, Y=0.
Bảng sự thật
Ta không dùng ngã vào S’1 vì từng cặp trị có C’4 S’4 S’3 S’2 giống nhau thì S’1 = 0 và S’1 = 1
Dùng bảng Karnaugh xác định được Y
Y = C’4 + S’4 (S’3 + S’2)
Và mạch cộng hai số BCD được thực hiện theo sơ đồ (H 6.9)
(H 6.9)
Vận hành:
- IC thứ nhất cho kết quả trung gian của phép cộng hai số nhị phân.
- IC thứ hai dùng hiệu chỉnh để có kết quả là số BCD:
- Khi kết quả < 10, IC 2 nhận ở ngã vào B số 0000 (do Y=0) nên kết quả không thay đổi.
- Khi kết quả trung gian ≥ 10, IC 2 nhận ở ngã vào B số 01102 = 610 (do Y=1) và kết quả được hiệu chỉnh như đã nói trên.
Mạch cộng lưu số nhớ
Nhắc lại, một mạch cộng toàn phần (FA) nhận 3-bit ở ngã vào và cho 2 ngã ra :
- Một là tổng của các bit có cùng trọng số với các bit ở ngã vào
- Một là số nhớ có trọng số gấp đôi trọng số của các bit ở ngã vào
Để cộng một chuỗi số, nhiều mạch cộng toàn phần sẽ được sử dụng, số nhớ được lưu lại để đưa vào mạch cộng bit cao hơn.
Thí dụ 14 : Với 3 số 3-bit X (X3X2X1), Y(Y3Y2Y1), Z (Z3Z2Z1) mạch cộng có dạng
(H 6.10)
Ngưòi ta dùng mạch cộng loại này để thực hiện bài toán nhân.
Để có kết quả nhanh hơn, có thể dùng mạch (H 6.11)
(H 6.11)
