Độ tin cậy và vận tốc của Combo ship

Khi tất cả mạch đồng hồ và nguồn đều được nối vào, Combo chip 2914 được cấp nguồn bằng cách cung cấp xung cho ngã vào đồng bộ khung phát (FSX) và/hoặc ngã vào đồng bộ khung thu (FSR), đồng thời áp vào chân Power Down Select ( PDN¯ size 12{ {overline { ital "PDN"}} } {}) mức TTL cao. 2914 có một reset nội khi được cấp nguồn (khi có sự gián đoạn và VBB hoặc VCC được nối trở lại). Điều này bảo đảm tín hiệu số ra có hiệu lực và do đó duy trì sự hội nhập xa lộ PCM của IC.

Ở phần phát, ngã ra dữ liệu PCM (DX) và Transmit Timeslot Strobe( TSX¯ size 12{ {overline { ital "TSX"}} } {}) được giữ ở trạng thái tổng trở cao trong khoảng thời gian của 4 khung (500μs) sau khi được cấp nguồn. Sau thời gian trể này Combo chip đi vào chế độ vận hành, các tín hiệu DX, TSX¯ size 12{ {overline { ital "TSX"}} } {}, và tín hiệu báo (signaling) được định vị ở các khe thời gian riêng. Nhờ mạch auto-zeroing ở phần phát mạch tương tự cần khoảng 60ms để đạt trạng thái cân bằng. Như vậy, những thông tin báo hiệu như on/off hook gần như có hiệu lực tức thời trong khi tín hiệu tương tự sẽ chỉ có hiệu lực sau 60ms.

Ở phần thu, chân Signaling Bit Output (SIGR) cũng được giữ ở mức thấp (inactive) khoảng 500μs sau khi cấp nguồn và giữ trạng thái không tác động này cho đến lúc được cập nhật bởi việc nhận khung báo hiệu (signaling frame)

Để tăng độ tin cậy của hệ thống, chân TSX¯ size 12{ {overline { ital "TSX"}} } {} và DX được đưa lên trạng thái tổng trở cao và chân SIGR giữ mức thấp khoảng 30μs sau một sự gián đoạn của xung đồng hồ chính (CLKX). Sự gián đoạn có thể do điều kiện lỗi nào đó.

Để tiết kiệm năng lượng tiêu thụ xuống tới mức tối thiểu (5 mW), hai chế độ giảm nguồn được áp dụng cho 2914, trong đó hầu hết các chức năng của nó đều không được phép. Ở chế độ này chỉ các mạch đồng hồ và đệm đồng bộ khung là được cấp nguồn (ở điều kiện Enable).

Chế độ giảm nguồn được thực hiện bằng cách đặt mức TTL thấp vào chân PDN¯ size 12{ {overline { ital "PDN"}} } {}.

Chế độ chờ được thực hiện cho phần phát và thu một cách riêng rẽ bằng cách đưa chân FSX hay FSR xuống thấp trong khoảng thời gian 300ms. Khi cả phần thu và phát đều ở chế độ chờ thì công suất tiêu thụ khoảng 12 mW.

Chế độ vận tốc cố định xảy ra khi nối DCLKR với VBB, lúc này, các mạch đồng hồ thu phát chính thực hiện các chức năng:

- Cung cấp xung đồng hồ chính cho mạch lọc.

- Cung cấp xung đồng hồ chính cho mạch đổi tương tự - số và ngược lại.

- Xác định vận tốc bit vào ra giữa codec và xa lộ PCM.

Trong chế độ vận tốc cố định, vận tốc bit thu phát bằng với tần số xung đồng hồ và có một trong các giá trị 1,536, 1,544, hay 2,048 Mbps.

Xung đồng bộ thu phát (FSX và FSR) là 8 KHz dùng xác định tần số lấy mẫu và độ rộng của nó cho phép phân biệt khung có tín hiệu báo và khung không tín hiệu báo, xung có độ rộng 1 bit dùng cho các khung không có tín hiệu báo và xung có độ rộng 2 bit dùng cho các khung có tín hiệu báo. Ngã ra timeslot strobe buffer enableTSX¯ size 12{ {overline { ital "TSX"}} } {} được dùng để đưa từ mã PCM lên xa lộ PCM khi một mạch đệm bên ngoài được dùng để thúc đường này. TSX¯ size 12{ {overline { ital "TSX"}} } {} cũng được dùng như một xung cổng bên ngoài cho mạch đa hợp thời gian (H 9.15).

Dữ liệu phát ra trên xa lộ PCM từ ngã ra DX ứng với 8 cạnh lên () đầu tiên của xung đồng hồ CLKX theo sau cạnh lên của FSX.

Tương tự, ở phần thu, dữ liệu được thu từ xa lộ PCM vào ngã DR ứng với 8 cạnh xuống đầu tiên của xung đồng hồ CLKR. Các xung đồng hồ CLKX và CLKR được chọn bởi chân CLKSEL và có thể có các giá trị 1,536; 1,544 hay 2,048 MHz.

Khi sử dụng nhiều kênh (mỗi IC sử dụng cho một kênh), tín hiệu FSX và FSR phải thực hiện sự đồng bộ giữa các IC và hệ thống để bảo đảm rằng chỉ có một IC đang phát hay thu ở một thời điểm.

(H 9.15) là sơ đồ khối và giản đồ thời gian cho hệ thống gồm có một kênh PCM dùng 2914 ở chế độ vận tốc cố định và hoạt động với tần số đồng hồ chính là 1,536 MHz. Trong chế độ này, dữ liệu được truyền dưới dạng các xung ngắn (burst mode). Với một kênh duy nhất xa lộ PCM chỉ tác động trong khoảng 1/24 thời gian khung.

Từ (H 9.15) có thể có các nhận xét sau đây:

- Vận tốc bit ra/vào bằng tần số xung đồng hồ chính 1,536 Mbps.

- Tín hiệu vào/ra codec là 64 kbps (=1.536KHz/24) PCM .

- Chân DX và DR chỉ tác động trong khoảng 1/24 thời gian khung (125 μs).

(H 9.16) là sơ đồ khối và giản đồ thời gian cho 24 kênh PCM - TDM vận hành với xung đồng hồ chính là 1,536 MHz.

Chế độ này cho phép vận tốc dữ liệu vào /ra thay đổi được. Các xung đồng hồ chính vẫn có các giá tri 1,536; 1,544 hay 2,048 MHz , được dùng cho mạch lọc và các mạch biến đổi tương-tự-số, số-tương tự. Tuy nhiên, vận tốc tín hiệu thu/phát trên xa lộ PCM tùy vào DCLKX và DCLKR.

Khi FSX ở mức cao, dữ liệu phát ra trên xa lộ PCM từ ngã ra DX ứng với 8 cạnh lên () đầu tiên của xung đồng hồ DCLKX. Tương tự, khi FSR ở mức cao, dữ liệu trên xa lộ PCM vào chân DR ứng với 8 cạnh xuống đầu tiên của xung đồng hồ DCLKR. Chế độ hoạt động này còn được gọi là chế độ ghi dịch (Shift register mode).

Trên phần phát, từ PCM cuối cùng được lặp lại trong các khe thời gian thừa trong khung thời gian 125 μs cho đến khi chân DCLKX được cấp xung và FSX lên mức cao. Điều này cho phép từ PCM được phát ra trên xa lộ nhiều hơn một lần cho mỗi khung. Tín hiệu báo không cần thiết trong chế độ hoạt động này vì nó không cung cấp phương tiện để nhận dạng khung báo hiệu.

(H 9.17) là sơ đồ khối và giản đồ thời gian cho hệ thống gồm 2 kênh PCM -TDM dùng 2914 ở chế độ vận tốc thay đổi và hoạt động với tần số đồng hồ chính là 1,536 MHz, tần số lấy mẫu 8 kHz và vận tốc dữ liệu thu/phát là 128 kbps.

Với tần số lấy mẫu 8 kHz, thời gian khung là 125 μs. Mỗi từ PCM 8 bit của mỗi kênh được phát hay thu trong mỗi 125 μs. Cho 16 bit xảy ra trong 125 μs, cần đồng hồ phát thu có tần số 128 kHz

1 kenh 8 bit x 1 khung 2 kenh x 125 μs khung = 125 μs 16 bit = 8, 7125 μs bit size 12{ { {1 ital "kenh"} over {8 ital "bit"} } x { {1 ital "khung"} over {2 ital "kenh"} } x { {"125"μs} over { ital "khung"} } = { {"125"μs} over {"16" ital "bit"} } = { {8,"7125"μs} over { ital "bit"} } } {}

Bitrate = 1/ t_o = 1/7,8125 μs size 12{μs} {}/ = 128 kbps

Tín hiệu cho phép phát /thu (FSX và FSR) cho mỗi codec tác động trong mỗi nửa thời gian khung. Do đó, để hai IC thay phiên làm việc, tín hiệu FSX và FSR có tần số 8 kHz với chu kỳ thao tác là 50% cấp thẳng cho một IC và lệch pha 180^o cho IC kia.

Để mở rộng hệ thống lên 4 kênh, chỉ cần tăng tần số xung đồng hồ lên 256 kHz và tín hiệu FSX và FSR vẫn có tần số 8 kHz nhưng chu kỳ thao tác là 25%.

Tín hiệu báo chỉ được thực hiện ở chế độ vận tốc cố định (DCLKR=VBB). Các khung báo hiệu của phần thu và phát độc lập với nhau và được nhận diện bởi tín hiệu đồng bộ khung có độ rộng tăng gấp đôi so với tín hiệu đồng bộ của các khung thường.

Trong thời gian của một khung báo hiệu ở phần phát, IC mã hóa tín hiệu tương tự tới và bit LSB của từ mã PCM được thay thế bởi tín hiệu trên chân SIGX.

Tương tự, đối với khung báo hiệu ở phần thu IC sẽ chỉ giải mã 7 bit cao, bit LSB sẽ xuất ra chân SIGR và giữ ở đó cho đến khi khung báo khác tới.

2914 có thể vận hành theo phương thức đồng bộ và bất đồng bộ trong cả hai chế độ vận tốc cố định và vận tốc thay đổi. Theo phương thức bất đồng bộ, xung đồng hồ thu phát được cấp từ các nguồn riêng biệt. Và để phần thu phát có thể hoạt động hoàn toàn độc lập với nhau, trong 2914 có các mạch biến đổi số-tương tự và các nguồn tham chiếu riêng cho phần phát và thu.

Trong cả hai phương thức vận hành, các tín hiệu đồng hồ chính, đồng hồ vận tốc bit và chốt khe thời gian phải được đồng bộ ở đầu mỗi khung. Trong chế độ vận tốc thay đổi, CLKX và DCLKX phải được đồng bộ ở mỗi khung nhưng có thể có tần số khác nhau. Phần thu hoạt động tương tự và độc lập với phần phát.

Một đặc trưng của 2914 là có khả năng thực hiện vòng tương tự bên trong IC cho phép người sử dụng gửi một tín hiệu kiểm tra vào mạch và nhận tín hiệu ở ngã ra. (H 9.18) cho thấy cách nối để thực hiện vòng tương tự : ngã ra PWRO+ nối vào ngã VFXI+, GSR nối với PWRO- và VFXI- nối với GSX. Với mạch này người sử dụng có thể thực hiện việc thử mạch đường dây từ xa bằng cách so sánh tín hiệu số đưa vào phần thu (DR) với tín hiệu số tạo ra ở phần phát (DX). Một tín hiệu số 0 dBm đưa vào ngã DR sẽ nhận được ở ngã ra DX một tín hiệu có giá trị +3 dBm.

(H 9.18)

2914 có mạch tạo điện thế tham chiếu bên trong riêng cho phần phát và thu và được điều chỉnh trước khi xuất xưởng. Các trị tham chiếu này xác định độ lợi và đặc tính của IC. Do thực hiện bên trong IC nên nó có độ chính xác rất cao.

Ngã vào phần phát là một OP-AMP có độ lợi điện thế vòng hở là 5000 và độ lợi đơn vị cho băng thông 1 MHz , mạch này cho phép điều chỉnh được độ lợi của dải thông bằng cách thay đổi R₁ hoặc R₂ (H 9.19)

(H 9.19)

Để bảo đảm chất lượng tín hiệu của hệ thống, trong IC có các mạch lọc phát dùng tụ khóa (switched capacitor) sau đây:

- Một mạch lọc hạ thông với độ suy giãm 35 dB ở tần số lấy mẫu.

- Một mạch lọc dải thông có đặc tuyến phẳng phù hợp với dải tần của kênh D của AT&T và chuẩn CCITT

- Một mạch lọc thượng thông có đặc tuyến dốc đứng ở 200 Hz để loại bỏ tần số 50 Hz (60Hz) của đường dây điện và các nhiễu có tấn số thấp khác.

2914 có một mạch khuếch đại công suất cân bằng có thể cho hai ngã ra riêng biệt để dùng cho chế độ vi sai hoặc chế độ đơn. Điện trở tải cho chế độ đơn là 300 và cho chế độ vi sai là 600 . Công suất tín hiệu thu được điều chỉnh bởi điện áp chân GSR. Khi nối GSR với PWRO- công suất ra tối đa và khi nối với PWRO+ công suất ra tối thiểu. Công suất thay đổi từ 0 dB đến -12 dB khi điều chỉnh GSR giữa PWRO+ và PWRO-.

Mạch (H 9.20) cho thấy cách thiết lập độ lợi mạch ở chế độ vi sai.

(H 9.20)

Trong (H 9.20) các giá trị điện áp ở các chân:

V_o+ ở PWRO+

V_o- ở PWRO-

V_o = (V_o+) - (V_o-)

R₁ và R₂ là các điện trở điều chỉnh độ lợi có mối giữa nối với GSR, được chọn thỏa điều kiện:

R₁ và R₂ >10 k và R₁ // R₂ <100k.

Độ lợi A của mạch khuếch đại công suất:

Trong thiết kế, giá trị R₁ và R₂ xác định từ biểu thức của A:

Thí dụ:

- Nếu A = 1 (công suất ra tối đa), thì

R₁/R₂ = ∞ hay V(GSR) = V_o- (GSR nối với PWRO-)

- Nếu A=1/2 thì R₁/R₂ = 2

- Nếu A=1/4 (Công suất ra tối thiểu), thì

R₁/R₂ = 0 hay V(GSR) = V_o+ (GSR nối với PWRO+)

Để mạch vận hành với chế độ ngã ra đơn và độ lợi đơn vị, chỉ cần nối chân PWRO- với chân GSR và lấy tín hiệu ra ở PWRO+.

Trên đây, chỉ điểm sơ lược một số tính năng của IC, còn rất nhiều đặc tính khác mà trong giới hạn của giáo trình không đề cập tới, độc giả có thể tham khảo thêm trong Data book của hảng INTEL.