Các cơ sở kỹ thuật liên quan

Mã hóa FSK

Việc mã hóa FSK khá đơn giản và giá thành rẻ, đây là một dạng của kỹ thuật FM, trong đó tín hiệu điều chế là chuỗi xung DC biến đổi giữa hai giá trị cụ thể. Kết quả điều chế sẽ cho sóng mang có một trong 2 giá trị f_m, ứng với bit 1(mark) và f_s ứng với bit 0 (space).

(H 7.3) cho ta dạng sóng tín hiệu điều chế FSK

(H 7.3)

Để có kết quả tốt , điều chế FSK phải có một số tính chất sau :

- Độ trôi dạt tần số không quá 50 ppm / °C (period per minuite / °C)

- Pha của tín hiệu phải liên tục khi tần số thay đổi từ f_m sang f_s và ngược lại.

- Biến dạng do họa tần của tín hiệu ra phải rất thấp

- Các tần số f_m và f_s phải được điều chỉnh riêng.

Các tính chất trên đều thực hiện được trong hầu hết các IC hiện nay.

Chỉ số biến điệu

Trong kỹ thuật FSK người ta định nghĩa hệ số h:

h = ∣ f m − f s ∣ b r size 12{h= { { lline f rSub { size 8{m} } - f rSub { size 8{s} } rline } over {b rSub { size 8{r} } } } } {}

Thí dụ modem 202T là modem FSK có tần số giữa là 1700 Hz, f_m = 1200 Hz và f_s = 2200 Hz nếu tốc độ bit là 1200 bps thì:

h = ∣ 1200 − 2200 ∣ 1200 = 1000 1200 = 0, 83 size 12{h= { { lline "1200" - "2200" rline } over {"1200"} } = { {"1000"} over {"1200"} } =0,"83"} {}

Ta có thể thấy hệ số h chính là chỉ số biến điệu (modulation index) m_f trong kỹ thuật FM cổ điển

m f = Δf f a size 12{m rSub { size 8{f} } = { {Δf} over {f rSub { size 8{a} } } } } {}

Δf là độ di tần cực đại; f_a là tần số tín hiệu điều chế

Áp dụng vào trường hợp FSK

Δf = ∣ f m − f s ∣ 2 f a = f t = br 2 alignl { stack { size 12{Δf= { { lline f rSub { size 8{m} } - f rSub { size 8{s} } rline } over {2} } } {} # f rSub { size 8{a} } =f rSub { size 8{t} } = { { ital "br"} over {2} } {} } } {}

Vậy h = m_f

Nhắc lại, phổ tần của tín hiệu điều chế FM tùy thuộc vào hệ số Bessel, tức tùy thuộc vào chỉ số biến điệu. Một cách tổng quát, h càng lớn thì xuất hiện càng nhiều hệ số Bessel, phổ tần chứa càng nhiều họa tần, nhưng điều này xảy ra khi br nhỏ, tức tần số cơ bản nhỏ, như vậy các họa tần sẽ nằm sát lại nhau nên băng thông của tín hiệu không những không tăng mà còn có thể giảm. Tuy nhiên để đạt được hiệu quả cao người ta thường chọn h < 1

Trở lại modem 202T, với br = 1200 bps, h = 0,83 (khoảng cách f_m và f_s là 1000Hz), có 2 hệ số Bessel có nghĩa, trong phổ tần xuất hiện hai tần số trong mỗi băng cạnh, khoảng cách các tần số là 600 Hz (H 7.4)

Băng thông FSK Gọi T_b là thời gian của một bit của tín hiệu truyền (dải nền), tốc độ bit br là:

br =

Tần số lớn nhất của tín hiệu, tương ứng với biến đổi liên tục giữa bit 1 và bit 0, là:

f_f = =

Vậy tần số cơ bản lớn nhất của tín hiệu dải nền bằng 1/2 tốc độ truyền bit

Tín hiệu FSK tức thời có thể viết :

V_FSK = sin (2πf_mt) + sin (2πf_st)

Trong đó V_b đặc trưng cho tín hiệu hình vuông có tần số cơ bản f_f biên độ 0 hoặc 1 tùy thuộc trạng thái dữ liệu điều chế.

Nhắc lại phổ tần của tín hiệu chữ nhật chứa các họa tần bậc lẻ của f_f . Do đó ta có thể vẽ phổ tần của tín hiệu FSK (H 7.6)

(H 7.6)

Người ta thường chọn băng thông FSK như sau :

BW_FSK = (f_m + 2f_f) - (f_s - 2 f_f) = f_m - f_s + 4f_f

BW_FSK = f_m - f_s + 2br

Ngoài ra để thiết kế bộ giải điều chế có lợi về mặt kinh tế người ta chọn tần số trung tâm của FSK và khoảng cách của hai tần số f_m và f_s như sau :

f_FSK = ≥ 3br

 f_m - f_s   2br/3

Thí dụ :

(a) Một modem FSK vận tốc 600 bps sử dụng tần số mark là 1500 Hz và tần số space là 2000 Hz. Tính tần số f_FSK và băng thông của kênh FSK

f_FSK là tần số trung tâm giữa fm và fs :

f_FSK = (1500 + 2000) / 2 = 1750 Hz

Băng thông BW xác định bởi :

BW_FSK = f_m - f_s + 2br = (2000 -1500) + 2(600) = 1700 Hz.

(b) Những giá trị của f_m và f_s này có làm cho việc thiết kế bộ giải điều chế kinh tế không ?

Điều kiện đầu tiên là f_FSK ≥ 3br , điều này không thỏa vì 1750 Hz < 3(600) = 1800 Hz

Điều kiện thứ hai là  f_m - f_s   2br/3 thỏa vì 500 Hz  2/3(600) = 400 Hz

Vòng khóa pha (Phase Lock Loop, PLL)

Để giải mã FSK người ta phải dùng một vòng khóa pha. (H 7.7) là sơ đồ khối một vòng khóa pha đơn giản

(H 7.7) Tổng quát, một PLL là một hệ thống hồi tiếp gồm 3 bộ phận chính : một mạch so pha, một lọc hạ thông và một VCO. PLL là một vòng kín, tín hiệu ra từ VCO tự động khóa bởi tín hiệu vào. Bằng cách so sánh pha của tín hiệu ra từ mạch VCO và tín hiệu vào, sự sai pha sẽ được biến đổi thành điện thế một chiều, điện thế này sẽ điều khiển VCO để tạo một tín hiệu ra luôn luôn có pha và tần số của tín hiệu vào

Xem tín hiệu vào là một hình sin có pha bất kỳ :

v_i(t) =A₁ sin( ω_i t + θ_i )

Tín hiệu ra ở VCO : v_o(t) = A₂ sin( ω_o t + θ_o ) Tín hiệu ra của mạch so pha là tích của hai tín hiệu này v_d = A₁ A₂ k_msin(ω_it + θ_i ).sin( ω_ot + θ_o )

k_m là độ lợi của mạch nhân

Triển khai biểu thức v_d, ta được các số hạng là các tín hiệu hình sin có tần số là tổng và hiệu của các tần số tín hiệu vào ω_i và tần số tín hiệu dao động ω_o ; cho tín hiệu này qua mạch lọc hạ thông, tín hiệu còn lại là :

v_f = A1A22 size 12{ { {A rSub { size 8{1} } A rSub { size 8{2} } } over {2} } } {} k_m sin(ω_i t - ω_o t + θ_i - θ_o ) Ở vòng khóa pha hai trường hợp có thể xảy ra:

- Nếu tần số tín hiệu vào ω_i thay đổi ngoài tầm kiểm soát của mạch thì PLL là một mạch giải điều chế FM

- Nếu tần số tín hiệu vào thay đổi ít, còn trong phạm vi kiểm soát của mạch thì PLL là mạch tạo tín hiệu có tần số và pha ổn định.

Trong mạch giải điều chế FSK, ngã vào mạch PLL là tín hiệu có hai tần số f_m và f_s nên hiệu thế ra từ mạch lọc sẽ thay đổi trong khoảng V_om và V_os, những hiệu thế này được so sánh với một hiệu thế chuẩn (FSK comparator) để cho dữ liệu FSK ở ngã ra

Nếu PLL được khóa ở tín hiệu vào, nghĩa là ω_o = ω_i thì phương trình thành

v_f = A1A22 size 12{ { {A rSub { size 8{1} } A rSub { size 8{2} } } over {2} } } {} k_m sin( θ_i - θ_o )

θ_i - θ_o là độ sai pha. v_f = 0 khi θ_i - θ_o = 0 hay 2π

Hiệu thế v_f này được dùng để điều khiển mạch dao động

Minimum Shift-Keying FSK

Minimum Shift-keying FSK (MSK) là một dạng của kỹ thuật điều chế FSK có pha liên tục. MSK chính là FSK trong đó tần số mark và space được đồng bộ với vận tốc bit. Đồng bộ ở đây có nghĩa là có một quan hệ thời gian chính xác của hai tín hiệu. Hai tần số này được chọn sao cho cách tần số giữa đúng bằng các bội số lẻ của phân nửa vận tốc bit [f_m và f_s = n(br/2); n là số lẻ], điều này tạo ra một sự thay đổi liên tục về pha khi tín hiệu chuyển đổi giữa bit 1 và 0 (H 7.8)

(H 7.8)

Băng thông

Ta xét trường hợp đơn giản nhất là PSK nhị phân (Biphase PSK) được minh họa trong (H 7.9). (Nếu là PSK đa pha thì thay tốc độ bit bởi tốc độ baud)

(H 7.9)

Trong PSK pha của sóng mang thay đổi giữa hai trị số 0° và 180° , hiệu thế tức thời PSK có thể viết :

V _PSK = sin (2πf_ct) + sin (2πf_ct)

Biểu thức V_PSK tương tự như V_FSK nhưng hai tần sô f_m và f_s được thay bởi f_c nên băng thông là: BW_PSK = (f_c + 2f_f) - (f_c - 2 f_f) = 4f_f

BW_PSK = 2br

Như vậy BW_PSK < BW_FSK nếu điều chế cùng tín hiệu dải nền. (H 7.9) cho phổ của tín hiệu PSK

PSK 2 - pha (BPSK: Binary phase shift keying)

Trong BPSK, ứng với tín hiệu vào là các điện thế biểu diễn các logic 1, 0 ta có tín hiệu ra là các sóng mang hình sin có pha lệch nhau 180°

(H 7.10) là sơ đồ khối mạch điều chế và giải điều chế BPSK

(a) Điều chế BPSK (H 7.10) (b) Giải điều chế BPSK

Giả sử logic 1 đưọc đặc trưng bởi điện thế +V_dc và logic 0 bởi -V_dc bộ phận chính của mạch điều chế gồm một mạch nhân và một mạch dao động tạo sóng mang cosω_ct. Tín hiệu logic và sóng mang được đưa vào mạch nhân và ta được tín hiệu +cosω_ct hoặc -cosω_ct ở ngã ra của mạch này.

Ở máy thu, sóng mang đuợc tách từ tín hiệu vào, sau đó trộn với tín hiệu vào để cho ra tín hiệu có dạng cos² ω_ct hoặc -cos²ω_ct. Phân tích các tín hiệu này ta thấy chúng gồm thành phần một chiều và họa tần bậc hai :

cos² ω_ct = (1/2)(1+ cos2ω_ct)

- cos² ω_ct = - (1/2)(1+ cos2ω_ct)

Cho vào mạch lọc hạ thông, ta được ở ngã ra các thành phần dc có cùng cực tính với dữ liệu vào.

Mạch điều chế vòng (ring modulator) là một kiểu mẫu của mạch nhân được mô tả ở (H 7.11)

Các diod A, B, C, D dẫn hay ngưng tùy thuộc hiệu thế đặt vào ngã X,Y trong lúc tín hiệu vào ngã RS chỉ khiến các diod dẫn mạnh hay yếu mà thôi.

Sóng mang được đưa vào ngã RS, dữ liệu được đưa vào ngã XY. Giả sử bit 1 khiến X dương hơn Y và ngược lại cho bit 0

- Khi dữ liệu là bit 1 diod A và D dẫn điện, ứng với bán kỳ dương của sóng mang diod A dẫn mạnh hơn diod D, dòng điện chạy trong nửa trên của biến thế ra lớn hơn, ta được tín hiệu ra cùng pha sóng mang vào.

- Khi dữ liệu là bit 0 diod B và C dẫn điện, ứng với bán kỳ dương của sóng mang diod B dẫn mạnh hơn diod C, dòng điện chạy trong nửa trên của biến thế ra lớn hơn nhưng có chiều ngược lại (từ dưới lên), ta được tín hiệu ra ngược pha sóng mang vào.

- Khi không có sóng mang hoặc không có dữ liệu vào sẽ không có dòng điện ở ngã ra.

(H 7.11)

PSK 4 - pha (4 - PSK)

PSK 4 pha còn gọi là PSK vuông góc (QPSK : Quadrature PSK) là mạch điều chế cho tín hiệu ra có 1 trong 4 pha tùy theo trạng thái của một cặp bit (dibit) dữ liệu vào, độ lệch pha của các tín hiệu ra là 90°. (H 7.12) là sơ đồ khối mạch điều chế PSK 4 - pha

(H 7.12)

- Mạch chia bit (bit splitter) : chuyển dòng dữ liệu vào theo hai ngã I (In-phase) và Q (Quadrature). Những bit vào ngã I sẽ điều chế sóng mang có pha ban đầu và những bit vào ngã Q sẽ điều chế sóng mang đã được làm lệch pha 90°

- Vì các dữ liệu vào có thể là bit 1 hoặc 0, nên tín hiệu ở ngã ra mạch nhân I có thể là sinω_ct hoặc - sinω_ct và ở ngã ra Q có thể là cosω_ct hoặc -cosω_ct, các tín hiệu này được tổng hợp ở mạch tổng để cho ra 1 trong 4 tín hiệu mô tả ở (H 7.13)

Thí dụ, với các bit ở ngã vào ab=01, tín hiệu ở ngã ra là - sinω_ct + cosω_ct, tín hiệu này có thể thay thế bởi tín hiệu duy nhất có pha là 135°.

Mạch phục hồi sóng mang sẽ cho lại sóng mang sinω_ct từ tín hiệu nhận được, tín hiệu này được cho thẳng vào mạch nhân ngã I và được làm lệch pha 90° trước khi vào mạch nhân ngã Q, tín hiệu ra ở các mạch nhân được đưa vào mạch lọc hạ thông để loại bỏ thành phần tần số cao, các thành phần DC sẽ được tổng hợp ở mạch tổng để cho lại dòng dữ liệu.

Giả sử tín hiệu vào là tín hiệu nhận được trong thí dụ trên: cosω_ct - sinω_ct

Tín hiệu ra ở mạch nhân ngã I là:

sinω_ct ( cosω_ct - sinω_ct) = 1/2sin2ω_ct - 1/2(1-cos2ω_ct)

Tín hiệu ra sau mạch lọc là điện thế dc -, tương ứng bit 0

Tín hiệu ra ở mạch nhân ngã Q là:

cosω_ct ( cosω_ct - sinω_ct) = -1/2sin2ω_ct + 1/2(1+cos2ω_ct)

Tín hiệu ra sau mạch lọc là điện thế dc+, tương ứng bit 1,

Mạch tổ hợp bit sẽ cho lại dữ liệu như đã phát : 01 (viết theo thứ tự ab)

Tốc độ truyền thông thường của QPSK là 2400 bps vì vậy ở mạch điều chế tốc độ của kênh I và Q là 1200 bps. Tốc độ biến đổi lớn nhất của tín hiệu tương ứng với chuỗi liên tiếp các bit 1 và 0, chuỗi này được biểu diễn bởi tín hiệu hình vuông tần số 600 Hz, tín hiệu hình vuông bao gồm tần số cơ bản và các họa tần bậc lẻ. Trong quá trình điều chế xuất hiện các băng cạnh chứa các họa tần này, mạch lọc BPF có nhiệm vụ loại bỏ thành phần tần số này.

OFFSET QPSK (OQPSK)

Trong thực tế người ta thường dùng cách điều chế dựa trên nguyên tắc của QPSK nhưng tạo sự lệch pha của hai tín hiệu trên hai kênh I và Q bằng cách cho một tín hiệu trễ một bit so với tín hiệu kia, gọi là điều chế OQPSK. Việc làm này khiến cho sự chuyển trạng thái của tín hiệu ở kênh này (thí dụ kênh I) luôn luôn xảy ra ở ngay điểm giữa của tín hiệu của kênh kia (kênh Q), như vậy trong một cặp bit IQ bất kỳ chỉ có sự thay đổi của một bit duy nhất và điều này đưa đến kết quả là các tín hiệu ở ngã ra tổng hợp chỉ lệch pha 0° hoặc ±90° chứ không phải 180° như ở QPSK. Vậy điểm thuận lợi của OQPSK là giới hạn được sự lệch pha của tín hiệu ra và tránh được các xung đột biến khi phục hồi tín hiệu nhị phân.

Để có thể so sánh các tín hiệu ở các ngã ra tổng hợp, ta xét chuỗi tín hiệu vào như (H 7.15a) và chuỗi tín hiệu của 2 kênh I và Q trong hai trường hợp QPSK (H 7.15b) và OQPSK (H 7.15c)

(a)

(b) (c)

(H 7.15)

Và tín hiệu tổng hợp ở ngã ra tương ứng (H 7.16a) và (H 7.16b)

(H 7.16)

Có thể hiểu (H 7.16a) và (H 7.16b) như sau:

- Nếu 2 bit trên 2 kênh I và Q khác nhau hoàn toàn thì các tín hiệu tương tự tương ứng khác nhau 180^o

- Nếu 2 bit trên 2 kênh I và Q chỉ khác nhau một bit thì các tín hiệu tương tự tương ứng khác nhau +90^o hoặc -90^o.

Điểm bất lợi của phương pháp OQPSK là sự thay đổi pha của tín hiệu ra xảy ra trong từng khoảng thời gian T (chứ không phải 2T), do đó vận tốc điều chế (baud rate) và băng thông tối thiểu của kênh truyền tăng gấp đôi so với phương pháp QPSK .

Hiệu suất băng thông: là tỉ số vận tốc bit (bps) trên băng thông yêu cầu (Hz). Thông thường khi vận tốc bit tăng thì băng thông tăng, tuy nhiên trong các cách điều chế khác nhau tỉ số hai đại lượng này có thể khác nhau, do đó người ta dùng hiệu suất băng thông để đánh giá chất lượng của hệ thống (hiệu suất cao đồng nghĩa với tận dụng được băng thông)

Với cách điều chế ASK, giả sử vận tốc bit là 2400bps, tần số cơ bản là 1200Hz, băng thông cần thiết là 2400 Hz vậy

Hiệu suất băng thông = 2400bps2400Hz=1bps/Hz size 12{ { {"2400" ital "bps"} over {"2400"H rSub { size 8{z} } } } =1 ital "bps"/H rSub { size 8{z} } } {}

Với cách điều chế PSK 4 - pha nếu vận tốc bit là 2400bps, ở mạch điều chế vận tốc của kênh I và Q là 1200 bps, tần số cơ bản là 600Hz, băng thông cần thiết là 1200 Hz vậy

Hiệu suất băng thông = 2400bps1200Hz=2bps/Hz size 12{ { {"2400" ital "bps"} over {"1200"H rSub { size 8{z} } } } =2 ital "bps"/H rSub { size 8{z} } } {}

PSK 8 - pha

PSK - 8 pha là mạch điều chế cho tín hiệu ra có 1 trong 8 pha tùy thuộc trạng thái của tổ hợp 3 bit vào (tribits)

Sơ đồ khối của mạch điều chế PSK - 8 pha cho ở (H 7.17)

(H 7.17)

Mạch chia bit chia tổ hợp 3 bít theo 3 kênh khác nhau. Các bit a và b theo kênh I và Q xác định cực tính của tín hiệu ra ở mạch biến đổi từ 2 ra 4 mức, trong khi bit c xác định biên độ của điện thế dc. Có 2 biên độ được dùng là 0,34V và 0,821V. Khi a và b là bit 1 ngã ra mạch biến đổi có trị dương, ngược lại khi a và b là bit 0. Biên độ của tín hiệu ra từ mạch biến đổi luôn luôn khác nhau, bất cứ khi nào một mạch nhận tín hiệu c (hay ) để cho ra tín hiệu có biên độ là 0,821 (0,34) thì mạch kia nhận tín hiệu đảo lại và cho ra tín hiệu có biên độ là 0,34 (0,821)

Vì 3 bit abc độc lập với nhau nên ± 0,821 và ± 0,344 luôn luôn là 4 giá trị có thể có ở ngã ra các mạch biến đổi.

Ở kênh I mạch điều chế trên sóng mang ban đầu (không làm lệch pha) nên 4 giá trị ngã ra là ± 0,821cosω_ct và ± 0,34 cosω_ct trong khi ở ngã ra Q đó là các giá trị ± 0,821sinω_ct và ± 0,34sinω_ct. Mạch tổng sẽ tổng hợp tín hiệu ra của 2 kênh để cho ra một tín hiệu duy nhất. Tùy theo các tín hiệu vào các tín hiệu ra sẽ có các pha khác nhau (H 7.16). Trong hình này góc A xác định bởi

A = tan -1 0,340,821=22,50 size 12{ { {0,"34"} over {0,"821"} } ="22",5 rSup { size 8{0} } } {} = 22,5°

Như vậy các tín hiệu điều chế của các tribit có pha khác nhau từng 45°

(H 7.18)

Thí dụ các bit cba ở ngã vào là 101, ta có:

Mạch biến đổi ở kênh I cho: +0,821 V

Mạch biến đổi ở kênh Q cho: -0,34 V

Mạch điều chế ở kênh I cho: +0,821cosω_ct

Mạch điều chế ở kênh Q cho: -0,34 sinω_ct

Tín hiệu ra sau cùng: 0,821cosωct -0,34 sinωct

Góc pha của tín hiệu này xác định bởi dấu X trên (H 7.18)

Với cách điều chế 8-PSK, 3 bit ứng với một pha của tín hiệu ra nên vận tốc baud bằng 1/3 vận tốc bit nên để thỏa điều kiện của đường truyền, người ta chọn vận tốc bit là 4800 bps, vận tốc baud là 1600 baud/s và băng thông kênh truyền là 1600 Hz và hiệu suất băng thông là 3bps/Hz. Với f_c=1700 Hz, băng thông chiếm một khoảng từ (f_c - 800) =1700-800 = 900 Hz đến (f_c + 800) = 1700+800 = 2500 Hz, phù hợp với đường truyền của kênh thoại.

Điều chế biên độ vuông góc (Quadrature Amplitude Modulation, QAM)

Trong điều chế biên độ vuông góc cả biên độ và pha của sóng mang đều thay đổi

a. Mạch điều chế QAM 8 pha (H 7.19)

(H 7.19)

Trong mạch điều chế này a,b xác định cực tính của tín hiệu ra ở mạch biến đổi, riêng bit c đuợc đưa thẳng vào hai mạch biến đổi mà không qua mạch đảo như ở PSK 8 pha, nếu c =1 cả hai ngã ra có biên độ cao và nếu c =0 cả hai ngã ra có biên độ thấp. Như vậy, với QAM 8 pha, các tín hiệu ở các ngã ra của mạch biến đổi luôn có cùng biên độ, giản đồ vị trí các điểm đặc trưng các tribit cho ở (H 7.20)

(H 7.20)

Các tín hiệu ra của QAM 8 pha có 2 biên độ và 4 pha khác nhau.

So sánh các cách điều chế QAM và PSK người ta thấy QAM tốt hơn về mặt tỉ số tín hiệu nhiễu. Thí dụ với hệ thống QAM 16 pha xác suất lỗi là 10^-8 trong lúc PSK 16 pha xác suất này là 10^-4. Do đó trong các hệ thống truyền với vận tốc cao người ta thường dùng cách điều chế QAM hơn

b. Mạch điều chế QAM 16 pha (H 7.21)

(H 7.21)

Trong sơ đồ, mạch chia bit chia tổ hợp 4 bit theo hai kênh vào hai mạch biến đổi 2 ra 4 mức, các bit a,b xác định cực tính tín hiệu ra và các bit c,d xác định biên độ

a,b = 0, tín hiệu ra âm c,d = 0 biên độ = 0,22 V

a,b = 1 tín hiệu ra dương c,d = 1 biên độ = 0,821 V

Mỗi ngã ra của mạch biến đổi có thể có 1 trong 4 tín hiệu ±0,22 hoặc ±0,821. Mạch LPF loại bỏ các họa tần. Các tín hiệu sau đó vào mạch điều chế cân bằng như trong các phần trước và ở ngã ra ta có 1 trong 16 tín hiệu, các tín hiệu này nhận 3 giá trị biên độ và 12 góc pha khác nhau, khoảng cách các góc pha là 30° (H 7.22)

Với cách điều chế QAM 16 pha, mỗi 4 bit tương ứng một tín hiệu ra nên vận tốc bit bằng 4 lần vận tốc baud. Nếu chọn vận tốc baud là 2400 baud/s để thỏa băng thông của kênh thoại thì vận tốc bit là 9600 bps và hiệu suất băng thông là 4 bps/Hz. Trong trường hợp này băng thông tín hiệu trong khoảng từ 500 Hz (1700 Hz - 1200 Hz) đến 2900 Hz (1700 Hz + 1200 Hz)

(H 7.22)

Trong giản đồ trên góc A xác định bởi:

A= tan -1 {}0,220,821=150 size 12{ { {0,"22"} over {0,"821"} } ="15" rSup { size 8{0} } } {}

Thí dụ với tổ hợp các bit ở ngã vào như trong (H 6.18), 1001, ta được các kết quả sau:

Ngã ra kênh I : +0,22 V

Ngã ra kênh Q : -0,821 V

Ngã ra mạch điều chế kênh I : +0,22 cosω_ct

Ngã ra mạch điều chế kênh Q : -0,821sinω_ct

Ngã ra mạch lọc dải thông : 0,22 cosωct -0,821sinωct

Tín hiệu ra tương ứng được xác định trên giản đồ bởi dấu X

Phục hồi sóng mang

Với kỹ thuật điều chế FSK việc phục hồi sóng mang không cần thiết.

Tuy nhiên, điều chế PSK hay QAM tương tự với kỹ thuật điều chế triệt sóng mang, do đó cần thiết phải có mạch phục hồi sóng mang ở máy thu. Hơn nữa, sóng mang được phục hồi phải có tần số và pha giống như ở máy phát để mạch giải điều chế ở máy thu hoạt động hữu hiệu.

Sơ đồ khối một mạch phục hồi sóng mang cho trường hợp điều chế BPSK cho ở (H 7.23 )

Lọc dải thôngMạchChia tầnVòng khóa pha (PLL)Mạch bình phương

(H 7.23)

Tín hiệu nhận được ở máy thu là +cosω_ct hoặc -cosω_ct, sau khi qua mạch lọc dải thông (để hạn chế dải tần) sẽ qua mạch bình phương để cho ở ngã ra cos²ω_ct. Dùng biến đổi lượng gíác ta được:

cos²ω_ct =(1/2)(1+cos2ω_ct)

Tín hiệu này lại qua mạch lọc để loại bỏ thành phần một chiều, còn lại tín hiệu tần số 2ω_c , tín hiệu này lại qua mạch chia tần để được sóng mang. Vòng khóa pha trong mạch có tác dụng giữ pha của tín hiệu ra không bị lệch so với tín hiệu vào.

Đối với các tín hiệu điều chế PSK bậc cao hơn (4-PSK, 8-PSK, 16-QAM . . .) thì ở mạch giải điều chế sẽ nâng tín hiệu vào lên theo các lũy thừa bậc cao hơn. Dĩ nhiên mạch sẽ phức tạp hơn.

PSK vi phân (Differential PSK, DPSK)

Giải điều chế PSK yêu cầu phục hồi tín hiệu dữ liệu ở máy thu dựa vào sóng mang có pha tuyệt đối đã biết. Điều này đòi hỏi máy phát phải gửi một tín hiệu để máy thu tham khảo pha. Mặt khác dùng giải điều chế vòng Costas ở máy thu có thể nhận được một tín hiệu nghịch pha. Để khắc phục các khuyết điểm này người ta dùng phương pháp điều chế PSK vi phân.

Nguyên tắc của PSK vi phân là dùng sự thay đổi của dữ liệu để điều chế sóng mang chứ không phải chính dữ liệu. Để thực hiện việc này người ta so sánh dữ liệu hiện hành với dữ liệu vào trước đó, nếu hai tín hiệu này giống nhau ta được một pha của sóng mang và nếu chúng khác nhau ta được một pha ngược lại. Nơi thu và phát phải thỏa thuận với nhau về bit tham khảo đầu tiên trước khi phát dữ liệu để tín hiệu được phục hồi đúng như đã phát đi. (H 7.24) cho ta sơ đồ khối của một mạch DPSK.

(H 7.24)

Ngã ra của cổng EX-NOR là 1 khi hai tín hiệu vào có cùng logic 1 hoặc 0 và là 0 khi hai tín hiệu vào khác logic. Mạch Flipflop D tạo thời gian trễ đúng 1 bit

Bảng 7.2 cho kết quả điều chế DPSK với bit tham khảo là 1.

Bảng 7.2 Điều chế DPSK

Dữ liệuvào 1 1 0 1 1 1 0 0 1 1 0

  . . . . . . . . . . . . . . . .  . . . . . . 

Tín hiệu mã hóa 1 1 10 0 0 0 1 0 0 0 1

Bít tham khảo  

Pha truyền 0 0 0 π π π π 0 π π π 0

(H 7.25) là mạch giải điều chế DPSK và kết quả giải điều chế tín hiệu ra trong bảng 7.2 cho ta lại tín hiệu đã truyền ở bảng 7.3

(H 7.25)

Bảng 7.3 Tín hiệu giải mã DPSK

Bản tin mã hóa 1 1 1 0 0 0 0 1 0 0 0 1

Bản tin đã dời 1 1 1 0 0 0 0 1 0 0 0 1

Dữ liệu ra 1 1 0 1 1 1 0 0 1 1 0

Đồng bộ hóa Modem

Để hệ thống truyền tín hiệu qua modem hoạt động tốt, modem phát và thu phải đồng bộ với nhau, công việc này gọi là đồng bộ hóa modem.

Trong thời gian trễ giữa RTS và CTS, máy phát phát đi chuỗi tín hiệu để thiết lập sự đồng bộ gọi là chuỗi training sequence. Tùy theo loại điều chế, tốc độ bit và mức độ phức tạp của modem mà chuỗi training sequence sẽ hoàn thành một số trong các nhiệm vụ sau:

- Xác định (verify) sự liên tục của sóng mang (kích hoạt RLSD)

- Khởi động mạch ngẫu nhiên hóa.

- Khởi động mạch cân bằng tự động.

- Đồng bộ tín hiệu sóng mang thu phát.

- Đồng bộ xung đồng hồ thu phát.

- Ngắt mạch triệt tiếng dội trên đường dây thoại.

- Thiết lập độ lợi cho mạch AGC

Modem vận tốc thấp

Thường là loại không đồng bộ và dùng FSK nên không cần các mạch phục hồi sóng mang, ngẫu nhiên hóa. Các mạch cân bằng được điều chỉnh bằng tay và không cần khởi động. Chuỗi training là các bit nghỉ.

Modem vận tốc trung bình và cao

Đó là các modem có tốc độ trên 2400 bps, thường dùng điều chế PSK hoặc QAM nên phải có mạch phục hồi sóng mang. Các modem này là loại đồng bộ nên phải có mạch phục hồi xung đồng hồ. Yêu cầu có mạch ngẫu nhiên hóa và giải ngẫu nhiên cùng mạch cân bằng tự động (automatic equalizers)

Thí dụ modem Bell 208 là loại đồng bộ, vận tốc 4800-bps dùng kỹ thuật 8-DPSK có chuỗi traning gồm 78 ký hiệu, mỗi ký hiệu gồm 3 bit (tribit, chiếm 0.625 ms). Vậy thời gian của chuỗi training khoảng 48,75 ms. Đây là khoảng thời trễ giữa RTS và CTS như ta đã thấy trước đây.

Phục hồi xung đồng hồ

Để phục hồi xung đồng hồ, người ta dùng tín hiệu ra từ một kênh (I hoặc Q) EX-OR với chính nó sau khi làm trễ 1/2 bit (H 7.26). Tín hiệu ra có tần số gấp đôi tín hiệu ở mỗi kênh được đưa vào mạch PLL để khóa pha của tín hiệu dao động ở máy thu, để bảo đảm mạch PLL hoạt động tốt yêu cầu tín hiệu phải có sự thay đổi trạng thái thường xuyên, đó là lý do phải sử dụng mạch scrambler.

(H 7.26)

Mạch ngẫu nhiên hóa và giải ngẫu nhiên (scrambler và descrambler)

Để có thể phục hồi xung đồng hồ, dữ liệu phải thường xuyên thay đổi giữa 2 trạng thái 1 và 0. Để bảo đảm được điều kiện này, người ta dùng biện pháp ngẫu nhiên hóa (scrambler) chuỗi dữ liệu ở máy phát và dĩ nhiên phải dùng mạch giải ngẫu nhiên để tái tạo chuỗi dữ liệu nhận được ở máy thu (descrambler). (H 7.27) là mạch scrambler và descrambler.

(a) (H 7.27) (b)

Dữ liệu ra khỏi mạch scrambler có giá trị xác định bởi:

Khi chuỗi dữ liệu thay đổi giữa 2 trạng thái 0 và 1 bình thường, ngã ra cổng OR ở mức 0, chuỗi dữ liệu qua mạch và không thay đổi

Khi chuỗi dữ liệu liên tiếp là 4 bit 0 hoặc 1, ngã ra cổng OR lên 1 và dữ liệu đến từ DTE qua cổng EX-OR sẽ bị đảo : . Như vậy, ở ngã ra mạch không bao giờ vượt quá 4 bit cùng loại.

Ở máy thu, tín hiệu ra từ mạch descrambler thỏa:

Thay f_m từ biểu thức trên: