MẠCH GHI DỊCH

Sơ đồ nguyên tắc và vận chuyển (H 5.12)

(H 5.12)

(H 5.12) là sơ đồ một mạch ghi dịch 4 bit đơn giản, mạch gồm 4 FF D nối thành chuỗi (ngã ra Q của FF trước nối vào ngã vào D của FF sau) và các ngã vào C_K được nối chung lại (các FF chịu tác động đồng thời). Mạch ghi dịch này có khả năng dịch phải.

Ngã vào D_A của FF đầu tiên được gọi là ngã vào dữ liệu nối tiếp, các ngã ra Q_A, Q_B, Q_C, Q_D là các ngã ra song song, ngã ra của FF cuối cùng (FF D) là ngã ra nối tiếp .

Trước khi cho mạch hoạt động, tác dụng một xung xóa vào các ngã vào CL__ size 12{ { ital "CL"} cSup { size 8{"__"} } } {} (đưa các chân đã được nối chung xuống thấp rồi lên cao) để các ngã ra Q_A = Q_B = Q_C = Q_D = 0.

Cho dữ liệu vào D_A, sau mỗi xung đồng hồ, dữ liệu từ tầng trước lần lượt truyền qua tầng sau. (Giả sử D_A là chuỗi dữ liệu gồm 3 bit cao, 2 bit thấp rồi 1 cao và 1 thấp), trạng thái các ngã ra của các FF cho ở Bảng 5.12

Bảng 5.12

Các mạch ghi dịch được phân loại tùy vào số bit (số FF), chiều dịch (phải/trái), các ngã vào/ra (nối tiếp/song song).

Để có mạch dịch trái, dữ liệu nối tiếp đưa vào ngã vào D của FF cuối cùng và các ngã ra của FF sau nối ngược trở lại ngã vào của FF trước (H 5.13)

(H 5.13)

Cho dữ liệu nối tiếp vào ngã vào D của FF 4, sau mỗi xung đồng hồ, dữ liệu truyền từ tầng sau ra tầng trước. Giả sử chuỗi dữ liệu giống như trên, trạng thái các ngã ra của các FF cho ở bảng 5.13

Bảng 5.13

Vài IC ghi dịch tiêu biểu

Trên thị trường hiện có khá nhiều loại IC ghi dịch, có đầy đủ các chức năng dịch phải trái, vào/ra nối tiếp, song song. Sau đây, chúng ta khảo sát 2 IC tiêu biểu:

- IC 74164: dịch phải 8 bit;

- IC 7495: 4 bit , dịch phải, trái, vào/ra nối tiếp/song song .

IC 7495:

(H 5.15)

Ý nghĩa các chân: S: Mode control input Ds: Serial Data input

P0 - P3 : Parrallel data inputs

CP1 : Serial Clock CP2: Parrallel clock

Q0 - Q3 : Parrallel outputs

Dươi đây là các bước thao tác để thực hiện các chức năng của IC

Nạp dữ liệu song song

- Chuẩn bị dữ liệu ở các ngã vào P₀ - P₃

- Cho S = 1, dữ liệu được đưa vào các ngã vào của các FF, CP₁ bị khóa, CP₂ là ngã vào C_K, dữ liệu xuất hiện ở ngã ra Q₀ - Q₃ khi có cạnh xuống của C_K

Dịch phải

- Sau khi đã nạp dữ liệu song song - Chuẩn bị dữ liệu nối tiếp.

- Cho S = 0

- Đưa dữ liệu nối tiếp vào ngã vào Ds, CP₂ bị khóa, CP₁ là ngã vào C_K, khi C_K tác động, dữ liệu sẽ dịch phải từng bit một trên các ngã ra Q₀ - Q₃

Dịch trái

- Nối ngã ra FF sau vào ngã vào song song của FF trước - P₃ là ngã vào nối tiếp

- S = 1 để cách ly ngã ra FF trước với ngã vào FF sau

- CP₂ là ngã vào xung C_K, dữ liệu sẽ dịch trái ứng với cạnh xuống của C_K.

Lưu ý: Mặc dù có 2 ngã vào cho xung CK nhưng khi sử dụng chúng thường được nối chung lại, lý do là vì ứng với một trạng thái của tín hiệu điều khiển S chỉ có một trong hai cổng AND mở để cho tín hiệu CK đi qua.

Ứng dụng của ghi dịch

Ghi dịch có khá nhiều ứng dụng:

- Một số nhị phân khi dịch trái 1 bit, giá trị được nhân lên gấp đôi và được chia hai khi dịch phải một bit.

Thí dụ số 1010.00 = 10₁₀ khi dịch trái thành 10100.0 = 20₁₀ và khi dịch phải thành 101.000 = 5₁₀.

- Trong máy tính thanh ghi (tên thường gọi của mạch ghi dịch) là nơi lưu tạm dữ liệu để thực hiện các phép tính, các lệnh cơ bản như quay, dịch ....

- Ngoài ra, mạch ghi dịch còn những ứng dụng khác như: tạo mạch đếm vòng, biến đổi dữ liệu nối tiếp  song song, dùng thiết kế các mạch đèn trang trí, quang báo. . . ..