Biến đổi tương tự 1

Mạch lấy mẫu và giữ (sample anh hold)

Để biến đổi một tín hiệu tương tự sang tín hiệu số, người ta không thể biến đổi mọi giá trị của tín hiệu tương tự mà chỉ có thể biến đổi một số gía trị cụ thể bằng cách lấy mẫu tín hiệu đó theo một chu kỳ xác định nhờ một tín hiệu có dạng xung. Ngoài ra, mạch biến đổi cần một khoảng thời gian cụ thể (khoảng 1μs - 1ms) do đó cần giữ mức tín hiệu biến đổi trong khoảng thời gian này để mạch có thể thực hiện việc biến đổi chính xác. Đó là nhiệm vụ của mạch lấy mẫu và giữ.

(H 8.6) là dạng mạch lấy mẫu và giữ cơ bản: Điện thế tương tự cần biến đổi được lấy mẫu trong thời gian rất ngắn do tụ nạp điện nhanh qua tổng trở ra thấp của OP-AMP khi các transistor dẫn và giữ giá trị này trong khoảng thời gian transistor ngưng (tụ phóng rất chậm qua tổng trở vào rất lớn của OP-AMP)

(H 8.6)

Nguyên tắc mạch biến đổi ADC

Mạch biến đổi ADC gồm bộ phận trung tâm là một mạch so sánh (H 8.7). Điện thế tương tự chưa biết v_a áp vào một ngã vào của mạch so sánh, còn ngã vào kia nối đến một điện thế tham chiếu thay đổi theo thời gian Vr(t). Khi chuyển đổi điện thế tham chiếu tăng theo thời gian cho đến khi bằng hoặc gần bằng với điện thế tương tự (với một sai số nguyên lượng hóa). Lúc đó mạch tạo mã số ra có giá trị ứng với điện thế vào chưa biết. Vậy nhiệm vụ của mạch tạo mã số là thử một bộ số nhị phân sao cho hiệu số giữa v_a và trị nguyên lượng hóa sau cùng nhỏ hơn 1/2 LSB

(H 8.7)

Mạch đổi dùng điện thế tham chiếu nấc thang

(a) (H 8.8) (b)

Một cách đơn giản để tạo điện thế tham chiếu có dạng nấc thang là dùng một mạch DAC mà số nhị phân vào được lấy từ mạch đếm lên (H 8.8). Khi có xung bắt đầu FlipFlop và mạch đếm được đặt về 0 nên ngã ra Q__ size 12{ {Q} cSup { size 8{"__"} } } {} của FF lên 1, mở cổng AND cho xung C_K vào mạch đếm. Ngã ra mạch đếm tăng dần theo dạng nấc thang (V_DAC), đây chính là điện thế tham chiếu, khi Vr còn nhỏ hơn v_a, ngã ra mạch so sánh còn ở mức thấp và Q__ size 12{ {Q} cSup { size 8{"__"} } } {} vẫn tiếp tục ở mức cao, nhưng khi Vr vùa vượt v_a ngã ra mạch so sánh lên cao khiến Q__ size 12{ {Q} cSup { size 8{"__"} } } {} xuống thấp, đóng cổng AND không cho xung C_K qua và mạch đếm ngưng. Đồng thời ngã ra Q lên cao báo kết thúc sự chuyển đổi. Số đếm ở mạch đếm chính là số nhị phân tương ứng với điện thế vào.

Gọi thời gian chuyển đổi là t_c. Thời gian chuyển đổi tùy thuộc điện thế cần chuyển đổi. Thời gian lâu nhất ứng với điện thế vào bằng trị toàn giai:

Mạch đổi này có tốc độ chậm. Một cách cải tiến là thay mạch đếm lên bởi một mạch đếm lên/xuống (H 8.9). Nếu ngã ra mạch so sánh cho thấy Vr nhỏ hơn v_a, mạch Logic sẽ điều khiển đếm lên và ngược lai thì mạch sẽ đếm xuống. Nếu v_a không đổi Vr sẽ dao động quanh trị v_a với hai trị số khác nhau 1 LSB

(H 8.9)

Mạch đổi lấy gần đúng kế tiếp (sucessive approximation converter)

(H 8.10)

Mạch đổi lấy gần đúng kế tiếp dùng cách tạo điện thế tham chiếu một cách có hiệu quả hơn khiến việc chuyển đổi ra mã số n bit chỉ tốn n chu kỳ xung C_K. Mạch này bao gồm: một mạch so sánh, một mạch ghi dịch đặc biệt (SAR) và một mạch DAC (H 8.11).

(H 8.11)

Mạch SAR (H 8.11) là mạch ghi dịch có kết hợp điều khiển Logic. Mạch gồm 6 FF D mắc thành chuỗi, ngã ra FF cuối (F) hồi tiếp về FF đầu (A) , khối điều khiển gồm 4 cổng AND và 4 FF RS có ngã vào tác động mức cao, các ngã ra Q của các FF RS được đưa vào mạch DAC để tạo điện thế tương tự Vr (dùng so sánh với điện thế ra từ mạch lấy mẫu và giữ v_a), đồng thới đây cũng là mã số ra khi sự biến đổi đã kết thúc.

Vận hành: Lúc có xung bắt đầu, mạch SAR được đặt về 0. Ngã ra DAC được làm lệch 1/2 LSB để tạo đặc tính chuyển đổi như đã nói trong phần trước, kế đó SAR đưa bit MSB lên cao (bằng cách preset FF A), các bit khác bằng 0, số này được đưa vào mạch DAC để tạo điện thế tham chiếu Vr để so sánh với v_a. Tùy theo kết quả so sánh, nếu Vr > v_a thì ngã ra mạch so sánh ở mức cao khiến SAR bỏ đi bit MSB khi có xung C_K kế tiếp xuất hiện, còn nếu Vr < v_a thì ngã ra mạch so sánh ở mức thấp, khiến SAR giữ bit MSB lại (FF RS 4 giữ nguyên trạng thái) đồng thời đưa bit có nghĩa kế tiếp lên cao (do FF 3 được set từ giá trị 1 ở ngã ra FF B, trị 1 này được chuyển từ FF A sang). Mạch so sánh tiếp tục làm việc và kết quả sẽ được quyết định theo cùng cách thức như đối với bit MSB.... Tiếp tục như vậy cho đến bit cuối cùng của SAR, lúc đó v_a gần Vr nhất và ta được kết quả chuyển đổi trong thời gian tối đa là n chu kỳ xung đồng hồ. Mạch chuyển đổi chấm dứt khi ngã ra FF F lên mức cao cho phép mở các đệm để cho mã số ra.