Ảnh hưởng của nhiệt độ trên JFET

Như ta đã thấy trong JFET, người ta dùng điện trường kết hợp với sự phân cực nghịch của nối P-N để làm thay đổi điện trở (tức độ dẫn điện) của thông lộ của chất bán dẫn. cũng như BJT, các thông số của JFET cũng rất nhạy đối với nhiệt độ, ta sẽ khảo sát qua hai tác động chính của nhiệt độ:

Khi nhiệt độ tăng, vùng hiếm giảm, do đó độ rộng của thông lộ tăng lên, do đó điện trở của thông lộ giảm. (I_D tăng)

Khi nhiệt độ tăng, độ linh động của các hạt tải điện giảm (I_D giảm)

Do thông lộ tăng rộng theo nhiệt độ nên V_GS(off) cũng tăng theo nhiệt độ. Thực nghiệm cho thấy ∣VGS(off)∣ hay ∣VP∣ size 12{ lline V rSub { size 8{ ital "GS" ( ital "off" ) } } rline " hay " lline V rSub { size 8{P} } rline } {} tăng theo nhiệt độ với hệ số 2,2mV/1⁰C.

Từ công thức:

Cho thấy tác dụng này làm cho dòng điện I_D tăng lên. Ngoài ra, do độ linh động của hạt tải điện giảm khi nhiệt độ tăng làm cho điện trở của thông lộ tăng lên nên dòng điện I_DSS giảm khi nhiệt độ tăng, hiệu ứng này làm cho I_D giảm khi nhiệt độ tăng.

Tổng hợp cả hai hiệu ứng này, người ta thấy nếu chọn trị số V_GS thích hợp thì dòng thoát I_D không đổi khi nhiệt độ thay đổi. Người ta chứng minh được trị số của V_GS đó là:

với V_P là điện thế nghẽn ở nhiệt độ bình thường.

Các hình vẽ sau đây mô tả ảnh hưởng của nhiệt độ trên các đặc tuyến ra, đặc tuyến truyền và đặc tuyến của dòng I_D theo nhiệt độ khi V_GS làm thông số.

Ngoài ra, một tác dụng thứ ba của nhiệt độ lên JFET là làm phát sinh các hạt tải điện trong vùng hiếm giữa thông lộ-cổng và tạo ra một dòng điện rỉ cực cổng I_GSS (gate leakage current). Dòng I_GSS được nhà sản xuất cho biết. dòng rỉ I_GSS chính là dòng điện phân cực nghịch nối P-N giữa cực cổng và cực nguồn. Dòng điện này là dòng điện rỉ cổng-nguồn khi nối tắt cực nguồn với cực thoát. Dòng I_GSS tăng gấp đôi khi nhiệt độ tăng lên 10⁰C.